芯片制造格局，被改写 - LOL下注

以往，半导体产业遵循一套分工清晰的运作体系：芯片设计公司负责产品定义，晶圆代工厂承担制造任务，封装测试厂完成后续加工，各环节通过订单和统一技术标准衔接。然而，AI算力需求的激增，颠覆了芯片制造领域的传统模式。

芯片尺寸持续增大，先进制程与先进封装的复杂性不断攀升。一颗AI芯片能否成功交付，不再仅取决于单一生产环节，晶圆、HBM、封装基板、测试等每一环都可能成为瓶颈。这意味AI芯片制造已无法依赖原有分工按部就班推进，在算力需求的驱动下，整个产业链正重塑生产逻辑。

传统分工为何失效

随着AI大模型规模扩张，AI芯片对计算能力、内存带宽和片间互连效率的要求更高。单纯依靠晶体管缩小已无法满足所有性能需求，先进制程、HBM内存和先进封装共同决定了AI芯片的性能上限。

以英伟达Blackwell架构为例，其GPU采用双芯粒设计，通过高速互连将两颗芯粒整合为一个计算单元，并搭配高带宽内存提供数据吞吐能力。此类设计虽能提升计算规模，但也使制造过程更为复杂。

来源：TrendForce

AI芯片复杂度提升的同时，市场需求迅速释放。TrendForce在2026年3月预测，全年全球晶圆代工产业营收将同比增长24.8%，达约2188亿美元；其中台积电5/4nm及更先进制程产能至2026年底仍将保持满载。推动这一轮产能高负荷运转的，正是英伟达、AMD的AI GPU，以及谷歌、AWS、Meta等云厂商与AI企业的自研芯片订单。

封装环节也面临类似压力。AI芯片尺寸和封装面积持续增加，单颗芯片消耗的晶圆和封装资源随之上升。CoWoS等2.5D先进封装产能自2023年以来持续紧张，供给压力已扩散至封装设备、基板和关键材料领域。即便晶圆厂持续扩产，若封装或其他关键部件无法同步跟上，最终交付仍会受阻。

因此，传统模式下产业链“各管一段”的方式已难以应对这种高度耦合的生产复杂性，旧有行业惯例开始松动。当前产业链各环节被迫做出与过往不同的选择。

芯片公司不再只管设计

过去，在成熟的“Fabless+Foundry”模式下，芯片设计企业只负责产品规格定义和电路方案设计，制造则交由外部晶圆厂和封测厂。但如今先进制造资源紧缺，仅靠下单已无法锁定稳定供给。头部客户开始通过长期协议、产能预留、预付款等方式，提前介入供应商的资源规划。

来源：英伟达

2026年7月，安靠与英伟达签署一份15亿美元的多年期先进封装及开发协议，英伟达支付预付款，支持安靠扩大美国本土先进封装产能。同年10月21日，双方又宣布韩国扩产合作项目，美韩两地相关协议总额达30亿美元。

测试环节也出现类似安排。英伟达向京元电子提供11亿美元产能预留预付款，资助其在美国建设测试工厂、采购生产设备，项目大规模量产目标定在2027年4月。基板供应链上，10月21日英伟达公布与Ibiden、三星电机和欣兴电子合作，计划未来三年将相关基板产能提升至当前水平的2.5倍；其中，Ibiden扩建日本大野工厂，也获得英伟达产能预留预付款支持。

这一系列合作表明，芯片设计公司开始通过资金和长期需求承诺，参与制造供应商的扩产与产能分配。供应商获得更明确的需求信号，客户则争取到更有保障的制造资源。芯片设计与制造的联系空前紧密，二者协作边界已延伸至产能建设和中长期产能规划层面。

但这种模式也会放大行业内的两极分化。手握充足资金、能承诺长期大额订单的头部企业可优先抢占紧缺产能，而资金实力、议价能力较弱的中小厂商获取优先供货资格将更加困难。

竞争对手开始互相代工

依靠预付款锁定产能可提升供给确定性，但新产线建设、工艺验证都需要周期，制造能力无法短时间内凭空扩张。面对居高不下的市场需求，AI芯片相关企业开始向外寻找产能，将部分生产环节交给原本属于竞争阵营的同行。

10月8日，格芯与台积电签订一份为期五年、总金额约20亿美元的长期制造协议。格芯将在纽约州马耳他工厂为台积电CoWoS先进封装生态供应硅中介层，项目预计2028年上半年逐步量产。台积电与格芯本是晶圆代工赛道竞争对手，但此次合作中，格芯转变身份，为台积电先进封装生态承担制造配套工作。

这份合作体现了芯片制造产业链分工的重新洗牌。台积电通过外部采购补齐硅中介层供给，将自身资源集中投向核心先进制程与封装业务；格芯则盘活现有制造能力，切入AI先进封装这一高增长赛道。双方并未放弃竞争，只是结合各自技术储备、产能条件与成本考量，对具体工序重新做了拆分。

HBM供应链上也出现类似分工变化。据《首尔经济日报》2026年10月18日报道，英伟达正与三星、台积电合作开发定制化高带宽内存NVHBM，内存底座逻辑芯片计划采用台积电3nm工艺生产。

若报道中的方案落实，意味一款HBM产品的不同制造环节可由多家企业依据各自技术与产能优势共同完成。企业选择合作对象时，考量不再仅限彼此是否存在竞争关系，还包括具体工序所需的技术能力、产能条件与交付效率。

晶圆代工与封测争夺同一块市场

打破行业原有边界的趋势同样蔓延至晶圆代工与封测领域。随着AI芯片越来越依赖多芯片集成和高带宽内存，先进封装对互连密度和精细线路的要求不断提高，工艺开始向晶圆制造靠拢。例如，重布线层（RDL）制造需要更复杂的光刻技术，以形成更精细的线路结构。与此同时，晶圆代工厂面临产能分配压力，需优先保障先进制程业务，部分后端工序因此为专业封测厂留下承接空间。晶圆厂和封测厂由此开始进入同一市场。

台积电是这一变化的代表。作为晶圆代工龙头，台积电通过CoWoS等技术将逻辑芯片与高带宽内存集成在同一封装中，并将先进封装纳入3DFabric技术体系。这意味着先进封装不再只是封测厂的独有业务。

另一方面，以安靠为代表的封测企业逐步掌握部分过去更多由晶圆代工厂承担的后端制造能力。官方披露，安靠早已布局2.5D封装，并与三星等企业共同开发面向高性能计算和AI芯片的H-Cube方案。公司管理层也曾表示，随着相关技术成熟，2.5D封装、微凸块和晶圆级扇出封装等技术可能逐步进入OSAT业务范围。

不过，业务边界模糊并不意味双方只能相互替代。2024年，台积电与安靠宣布合作，计划在美国亚利桑那州建立更紧密的先进封装与测试协作模式；2026年，双方又宣布签订为期十年协议，进一步推进当地先进封装能力建设。按照双方公布的合作安排，台积电负责先进晶圆制造，安靠承接相应封装与测试服务，两家企业通过更紧密配合，为客户提供从晶圆制造到封装测试的衔接。

可以看出，先进封装带来的不是简单业务替代，而是晶圆代工厂与封测厂之间边界重划。即使部分高端环节可能出现竞争，但产能和技术仍会促使双方继续合作。

制造工艺不只是晶圆厂的事

分工模式改变不仅体现在零部件由谁生产，也体现在制造技术如何研发迭代。

在计算光刻、缺陷检测和制程控制等环节，需大量计算资源与复杂软件工具。过去，芯片设计公司提交版图文件后，制造工艺调试、优化基本由晶圆厂和设备厂商负责。如今，设计企业手中的算力平台与AI工具也深度介入制造全流程。

2026年5月，英伟达与台积电对外公布合作，将英伟达加速计算与AI技术用于半导体设计和制造环节。台积电借助英伟达CUDA-X库及AI模型，优化计算光刻运算、晶体管与制程仿真、先进制程控制和晶圆厂运营优化。在缺陷检测环节，也使用英伟达Metropolis和TAO Toolkit等技术推进视觉AI检测能力。

计算光刻的作用是将芯片设计图形转化为光刻掩模，工艺节点越先进，计算工作量成倍上涨。英伟达公开资料称，其GPU加速的cuLitho计算光刻库相较于传统CPU方案，在同等总拥有成本下可将成本效率或处理周期改善20%-50%，其cuEST库在化学模拟场景中平均可实现约50倍加速。

通过这次合作，芯片设计企业的能力真正延伸到制造技术优化环节。英伟达提供计算平台、软件工具和AI能力，台积电将这些能力应用于自身研发和生产流程。双方形成技术层面的协同，已超越普通甲乙双方供需关系。

当然，这并不代表AI能取代沉淀多年的工艺经验。先进制程仍高度依赖设备、材料、工艺积累与海量验证。真正的变化在于，制造企业开始将外部加速计算与AI能力纳入研发和生产工具链，用于缩短仿真分析周期、提高检测效率，辅助复杂生产流程调优。

写在最后

对于芯片制造行业，旧行业规则接连被打破，本质是AI芯片对制造复杂度、产能规模提出了前所未有的要求，这已超出单一环节、单一企业的能力上限。传统产业分工秩序因此松动，而适配AI时代的全新协作模式正紧紧围绕AI芯片企业的需求发展。

随着产业链各环节联系日益紧密，半导体行业正从过去相对固定的分工模式，转向更灵活、开放交融的网状协作关系。未来，企业在巩固自身技术与产能优势的同时，还需确立在产业协作中不可或缺的位置。

本文来自微信公众号“半导体行业观察”（ID：icbank），作者：夏雪，36氪经授权发布。